主催者
accellera
メインスポンサー

Cadence_Logo

Forte_Logo

Magillem_Logo

onespin_logo

 

協賛

Aldec_Logo

HDLAB_Logo

ASTC_Logo

Calypto_Logo

Toshiba_Logo

NEC_Logo

Primegate_Logo

 

SystemC Japan 2015 セミナー内容

セミナー資料をWebにて公開!
6/17~9/30まで、お申込み頂いた方を対象にセミナー資料をWebにて公開いたします。
ダウンロード用URL、ID、パスワードは6/17にメールでご案内させて頂きます。
 

時間

タイトル

 

9:00 – 9:30

受付

  9:30 – 9:50
    Accellera Systems Initiative Update
 

<講演者>
Stan Krolikoski
Secretary, Accellera Systems Initiative
Distinguished Engineer, Cadence Design Systems, Inc.

  9:50 - 10:30
    ソフトウェア技術者によるSystemC開発
~ハードウェアも出来るソフトウェア技術者を目指して~
 

<講演者>
株式会社リコー
インテリジェントワークスタイル開発本部 ワークソリューション開発センター
NS開発室 開発4グループ
並木 均

本講演ではソフトウェア技術者がSystemCを用いて、 ソフトウェア技術者主導でハードウェアIP設計を行った事例について紹介致します。

ソフトウェア技術者にとって未知の分野であるIP設計は困難な作業ではありますが、ポイントさえ押さえれば十分に可能であると感じました。一方でハードウェアの知識を持つソフトウェア技術者の存在は、確実に製品の開発に大きなメリットをもたらすと感じました。

本講演がソフトウェアとハードウェアをこなすマルチエンジニア育成に繋がれば幸いです。

  10:30 - 10:50
    仮想プロトタイピングへの挑戦
 

<講演者>
Magillem社
Field Application Engineer
中村 幸二

MagillemはIEEE1685の標準規格(IP-XACT)をベースにしたプラットフォームを提供しておりますが、今回は仕様書を含めた仮想プラットフォーム(VP)を開発する為の新製品をご紹介致します。

ご説明する内容は下記となります。

  • Magillem+STMicroelectronics+Imperasのパートナー効果について
  • 自動化による、設計フローの変化
  • MagillemのVPに対する今後の取り組みについて

10:50 - 11:30
    車載のヘテロジニアスHW/SWシステム向けのスペック・ドリブン検証フロー
 

<講演者>
Continental社
Philippe CUENOT

This presentation introduces a new methodology and flow to automate the test bench creation for automotive heterogeneous HW/SW systems, using SystemC, SystemC-AMS and IP-XACT. It explains how the UVM foundation elements such as test, environment, UVC (Universal Verification Component), transactions and associated configuration objects can be packaged by means of IP-XACT vendor extensions.

The benefit is to facilitate the (re)use of UVM components and environments by providing a readable and configurable test platform description, to trace the requirements of tests, and to generate automatically the entire UVM environment and simulation build flow after configuration of the test scenario. The automation technology is based on IP-XACT and uses new capabilities of the Magillem tools solution.

  11:30 – 12:20 昼食休憩
 

12:20 - 12:40

    モデリングによるターゲットシステムの最適仕様の探求
 

<講演者>
インテル株式会社
ソフトウエア・サービス統括部
APACビジネス開発マネージャー
山下 正美

インテルの製品開発部門では開発の上流過程で十分な仕様検討が重要であると考えています。誤った仕様設定はインプリの段階で開発者の負担を増やし、開発の遅れをもたらす経験をしているからです。

インテルのツール開発部門は、ターゲットシステムをモデリングし、SystemCシミュレーションする事で、動作検証・性能予測し、最適なシステム仕様を導く手法を提供します。

更に最適仕様のSystemCモデルを仮想プラットフォームやSystemVerilog RTL検証環境に統合する事でSW/FW設計、HW設計の効率化を実現します。SystemC-Japan 2015ではこれらの手法を紹介するともに、インテル製品開発部門での適用事例をご紹介します。

12:40 - 13:20
    Intel® CoFluent™ Studioで作成したマイクロアーキテクチャモデルによるシステム仕様検証とWindRiver Simic* 仮想プラットフォームやプリシリコン開発環境でモデルを再利用した事例の紹介
 

<講演者>
Intel Corporation
Network Platform Group
Senior Validation Engineer
Ireneusz Sobanski

製品の要件を実装レベルで具体的な仕様に落とし込むのは時間のかかる作業で、潜在的な仕様の問題は、HDLで規定していく設計プロセスの後期に発見されます。 初期に設定した仕様と、実装段階で発生する問題との格差を埋める作業は、開発者の時間を浪費し、市場投入を遅らす事につながります。

私たちは、Intel® CoFluent™ Studioで、新しいデバイスIPをハイレベルの実行可能マイクロアーキテクチャモデルにすることでこの問題に対処しました。

このツールは先ず、デバイスIPの仕様をグラフカルにキャプチャし、C/C++、数値・数式で属性設定した後、トランザクション·レベルのSystemC実行可能モデルを自動生成します。

生成されたSystemCデバイスIPモデルで仕様のバグを見つける手法、更に異なる要件のユースケースに組込み・検証することにより、デバイスIPの動作とパフォーマンスを最適化する方法をご紹介します。

次に、SystemCデバイスIPモデルを仮想プラットフォームに組み込む事で、RTLデバイスIPが準備できていない、かなり早い段階でもSW/FW開発を進める方法をWind River Simics*との連携事例でご紹介します。

最後に、SystemCデバイスIPモデルをSystemVerilogフレームワークに組み込む事により、RTLデバイスIPができる前にテストベンチを開発し、RTL開発を促進する事例をご紹介します。

  13:20 – 13:40
    SystemCおよびC++の検証に対するフォーマル検証の適用
 

<講演者>
OneSpin Solutions社

抽象的なアルゴリズムブロックをSystemCで記述し高位合成で処理する使い方は既に一般的ですが、これらのブロックの検証には適切なツールの不足を含め様々なレベルの問題が存在し、多くの場合エンジニアは合成後のHDLを検証する必要がありました。

OneSpinは特定のアルゴリズムを記述したC++プログラムやSystemC設計をターゲットとしたテンポラルなアサーションベース検証と自動チェックの両方のサポートするための完成度の高いフォーマルソリューションを開発するために、複数のSystemCを採用しているエンジニアリング・チームといっしょに共同作業を行っています。

SystemC設計に対する直接検証を改善することにより、従来のHDLフォーマルツールでは対応が困難な
新しいアプローチが必要とされる様々な問題点を明らかにし、これらをどのように解決するかを説明いたします。

 

13:40 - 14:20

    車載ソフトウェアプラットホーム開発への仮想環境の適用
 

<講演者>
名古屋大学
大学院情報科学研究科
准教授
本田 晋也

名古屋大学附属組込みシステムセンターでは,複数の企業と共に車載システムにおける標準プラットホームであるAUTOSAR仕様をベースとした各種ソフトウェアを開発して,一部をTOPPERS/APというオープンソースとして公開しています。

本公演では,本プラットホームをASTC社のSytemCをベースとした仮想環境VLABで実行した事例についてご紹介します。

  14:20 - 14:40 休憩
  14:40 - 15:00
    低消費電力ビットコインマイニングIPの開発
※本セッションの資料は公開しておりません
 

<講演者>
アダプトIP株式会社
CTO
塚本 泰隆

アダプトIP株式会社は2014年7月に設立されたSystemC及び高位合成技術を利用する次世代SystemC IPを開発および販売するベンチャー企業です。弊社ではこの度、ビットコイン・マイニングASIC向けの低消費電力IPを開発する機会がありました。本講演ではこのIP開発における高位合成ツールを用いた低消費電力化のためのアーキテクチャ探索等についてご紹介させて頂きます。

15:00 – 15:40
    SystemCを用いた画像処理アルゴリズム開発手法
 

<講演者>
京セラドキュメントソリューションズ株式会社
ソフト開発本部 ソフトウェア3統括技術部
第31技術部 SD53課
田中 邦彦

現在、我々の画像処理回路設計はSystemC 記述と高位合成ツールによって行っています。しかし回路を設計する前にまず画像処理アルゴリズムを開発する必要がありました。これまではC/C++ソースでアルゴリズムを記述し、シミュレーションを重ねてアルゴリズムを決定し、その後、SystemC 記述と高位合成によって画像処理回路を合成していました。

我々はアルゴリズム開発の段階での記述にSystemC 記述を使用することで、画像処理アルゴリズムの開発から設計、検証までの効率を改善いたしました。本発表では、SystemC を用いてアルゴリズム記述をするためのポイントを紹介いたします。

  15:40 – 16:00
    ケイデンスの新システムレベル設計プラットフォームStratus High-Level Synthesis
 

<講演者>
Cadence Design Systems社
テクノロジーセールスリード システム&ベリフィケーション
ディレクター
後藤 謙治

本年2月24日にアナウンスしましたStratus High-Level Synthesisは、Forte Cynthesizer™とC-to-Silicon Compilerを統合したTLMからゲートまでの一貫した環境を提供する次世代システムレベル設計プラットフォームであり、手書きRTLフローと比較して、10倍の生産性向上、20%の設計結果(速度・面積・消費電力)改善、5倍の検証高速化が可能となります。

16:00 - 16:40
    4K/60p HEVCリアルタイムビデオエンコーダLSIへの高位合成適用事例
~ インターフェイスライブラリによる設計効率化 ~
 

<講演者>
株式会社富士通研究所
メディア処理研究所 メディアアクセラレーションプロジェクト
松村 秀敏

4K/60p対応HEVCリアルタイムエンコーダLSIの大規模開発に、SystemCからの高位合成を全面的に適用した設計事例を紹介します。

本開発では、アーキテクチャ設計から抽出した各種インターフェイスをライブラリ化することで、あらゆる開発フェーズ(学習~仕様検討~コーディング~高位合成~検証)での工数削減、RTL設計並の高性能実現、将来に向けた高い拡張性確保という開発課題を解決しています。

  16:40 - 16:50 休憩
16:50 - 17:40
    徹底討論:SystemC IPは本当に必要なのか?
 

パネルディスカッション

高位合成の普及とともに、高位合成用SystemC IPの需要も高まってきました。しかし、本当にSystemC IPは必要のでしょうか?RTL設計でのIPの必要性は既に自明ですが、これは抽象度をあげた開発手法でも言えるのでしょうか? IPの提供側および利用側それぞれの立場から、高位合成に一家言ある専門家の方々にお集まりいただき、SystemC IPのあり方、流通方法、ライセンス方式などの観点も交えながら、徹底討論して頂きます。

<モデレータ>
日本ケイデンス・デザイン・システムズ システム&ベリフィケーショングループ
シニアプリンシパルソリューションエンジニア
朱 強

<パネリスト>
アダプトIP株式会社
CTO
塚本 泰隆

株式会社ソシオネクスト
SoC設計統括部 フロントエンド設計部
立岡 真人

ソニーLSIデザイン株式会社
第5LSI設計部門 システムレベルデザイン部
副部長
旦木 秀和

東芝情報システム株式会社
LSIソリューション事業部 ソリューション第一部
プロジェクトマネージャー
高橋 功次

(社名あいうえお順、敬称略)

   
 

18:00 – 19:30

レセプション・パーティ (3F ヘンリーハウス)

   
 
   
  TOP | セミナー内容 | 出展社紹介 | お申し込み 
Copyright SystemC Japan 2015