主催者
accellera
メインスポンサー

Cadence_Logo

Forte_Logo

Magillem_Logo

onespin_logo

 

協賛

Aldec_Logo

HDLAB_Logo

ASTC_Logo

Calypto_Logo

Toshiba_Logo

NEC_Logo

Primegate_Logo

 

出展社紹介

   
 
日本ケイデンス・デザイン・システムズ社 インテルコーポレーション
Magillem社 OneSpin Solutions社
アダプトIP株式会社 アルデック・ジャパン株式会社
株式会社インターバディ 株式会社エッチ・ディー・ラボ
ASTC株式会社 カリプト・デザイン・システムズ株式会社
東芝情報システム株式会社 日本電気株式会社
株式会社プライムゲート    
   
 
  日本ケイデンス・デザイン・システムズ社
 
  SystemC ソリューション紹介
 

ケイデンスではSystemC設計における高位合成環境をリードし続けてきた、Cynthesizer及びC-to-Silicon Compilerの製品群を統合した新たな次世代の高位合成ソリューションとなる、『Stratus High-Level Synthesis(HLS)』高位合成プラットフォームの出荷を本年開始しました。

本製品によりユーザは高位抽象レベルのSystemC動作記述からSoC (System-on-Chip) を含むあらゆる設計をターゲットとした、ASIC並びにFPGAへ実装可能な高品質なRegister Transfer Level (RTL) の設計実装を早期に実現します。

Stratus HLSは、Cadence Incisive Family, Palladium XP Series及びEncounter Familyとの包括的な設計及び検証環境が提供され、Stratus統合設計環境 (IDE) を用いて従来のRTL設計では困難であった配線混雑、消費電力、面積、性能のトレードオフを容易に行うことを可能とし、工数削減、品質改善に大きな効果を発揮します。

本デモブースでは、Stratus HLSについての技術紹介並びに、実際に製品版を使用したSystemC高位合成のデモンストレーションをご覧頂けます。

cadence_g

  ページTOPへ
 
  インテルコーポレーション
 
  SystemC ソリューション紹介
 

Intel® CoFluent™ Studioはターゲットシステムに期待する動作を高位抽象レベルでモデリングし、SystemCトランザクションモデルを自動生成します。数百・数千の想定仕様を高速シミュレーションすることで動作検証、性能予測し、最適なシステム仕様を導くツールです。

更にIntel® CoFluent™ Studioで策定された最適仕様のSystemCモデルをWindRiver Simics*仮想プラットフォームやSystemVerilog RTL検証環境に統合する事でSW/FW設計、HW設計の効率化を実現します。

SystemC-Japan 2015ではこれらの手法を紹介するともに、インテル製品開発部門での適用事例をご紹介します。

<製品名>
Intel® CoFluent™ Studio /  Wind River Simics*

<紹介ビデオ>
http://www.intel.com/content/www/us/en/cofluent/cofluent-technology-overview-jp-video.html

intel_g

 

  ページTOPへ
 
  Magillem社
 
  SystemC ソリューション紹介
 

仮想プロトタイピング環境について

仮想プロトタイピング(VP)プラットフォームは主に非常に複雑なSoCの組込みソフトウェア(eSW)の開発や、複雑なIPに対するソフトウェア・ベースの機能確認で利用されており、 今後もInternet Of Things(IoT)や接続デバイスの増加により、より複雑な環境となります。

対象デバイスにはセンサーやMEMS、通信デバイス、プロセッサなどがあり、設計者にはそれらパーツをシンプルに管理し、設計する新しい設計フローが必要となります。

Magillemブースでは、各パーツのデータをIP-XACTにて全て管理し、SystemCでの環境生成から、RTL、ドキュメント管理までデモとスライドシューを含めてご紹介致します。

  ページTOPへ
 
  OneSpin Solutions GmbH
 
  SystemC ソリューション紹介
 

ワンスピンソリューションズの先端的形式検証技術、包括的カバレッジドリブンプロパティ解析、大規模FPGA向けの高精度な等価性チェックは、多くの大手エレクトロニクス企業で採用されています。

3月に360 DV™Assertion Based Verification及びAutomation Design Inspectionの C++/SystemCバージョンのリリースによりC++アルゴリズムの抽象度からネットリストまで対応。タイミングモデルはLoosely Timed及びサイクル精度に対応。アサーションベース検証フローではコンカレントSystemVerilogアサーション、標準ANSI CアサーションによるC++/SystemCコードに対する検証が可能です。更に高位合成(HLS)対応のSystemCコードに対して厳密な検証とSystemCの自動化されたサインオフを支援。これによりSystemC設計での完全な検証・デバッグの支援によりSystemVerilogアサーションを合成前SystemCコードとHLSツールによる合成後のVerilog、VHDL出力の検証双方に適用できます。
  ページTOPへ
 
  アダプトIP株式会社
 
  SystemC ソリューション紹介
 

アダプトIP株式会社は2014年7月に設立したSystemC及び高位合成技術を利用する次世代SystemC IPを開発および販売するベンチャー企業です。ベーシックIP、機能IP、アプリケーションIPの3種類のSystemC IPを提供することによって、高位合成を利用したハードウェア開発を加速いたします。現在Adapt-IP U.S.の協力の元、SystemC IPの開発に励んでおります。展示では、会社の紹介やSystemCで開発したビットコイン・マイニングIPのFPGAデモを実施する予定です。

  ページTOPへ
 
  アルデック・ジャパン株式会社
 
  SystemC ソリューション紹介
 

アルデックが提供するシミュレータActive-HDLおよびRiviera-PROはSystemVerilog/Verilog/VHDLおよびSystemCをサポートしています。さらにどちらのシミュレータもこれらの言語をシームレスに統合してシミュレーションできます。IEEEで規格化されたインタフェースを用いることで、

  • HDLモデルをハイレベルのC言語テストベンチでシミュレーション
  • CモデルをHDLデザイン内にインスタンス
  • TLMによるESL検証

などが可能です。

HES-DVM環境および高速トランザクタで、SystemC(TLMモジュール)とHES-7 SoC/ASICプロトタイプソリューションを容易に接続でき、高速な協調検証環境を実現することも可能です。

アルデックの展示ブースでは、HES-7/HES-DVM環境のご紹介以外にも、SystemCトランザクタウイザードでSystemCとHDLのインタフェース生成が容易に構築可能なActive-HDL、SystemCに加えてSystemVerilogのUVM等を使用した高速システム・レベル検証環境をサポートするRiviera-PROなどもご紹介いたします。

aldec_g

  ページTOPへ
 
  株式会社インターバディ
 
  SystemC ソリューション紹介
 

(株)インターバディは、組込向けソリューション提供を行います。
今回は、仮想検証向け周辺モジュールSystemC(TLM2.0準拠)モデルをご紹介します。

電子機器のソフト検証(デバッグ)はハードが出来上がった後に行うこととなり、ハード実装が遅れるとソフト検証の開始も遅れることになります。しかし製品リリース時期は簡単に変更ができないため、結果として検証に充てられる期間は短くなってしまいます。これを解消するためにハード実装を待たずにソフト検証を開始できる仮想環境での検証が求められています。

一方で、仮想検証環境においては、マイコンコアモデルはシミュレータ/半導体ベンダー等により用意されていますが、周辺モジュールまでは、整備されていないのが実情ではないでしょうか?
そこでインターバディでは、仮想検証向け周辺モジュールSystemC(TLM2.0準拠)モデルの整備を進めており、既に実ユーザの仮想検証においてご利用頂いている実績もあります。

◆割込コントローラ◆DMAコントローラ◆データ転送コントローラ◆ADコンバータ◆各種タイマー◆各種シリアル/パラレル/バスI/F◆他

詳細は info@interbuddy.co.jpまでお気軽にお問い合わせ下さい。

interbuddy_g

  ページTOPへ
 
  株式会社エッチ・ディー・ラボ
 
  SystemC ソリューション紹介
 

株式会社エッチ・ディー・ラボは、SystemC設計のパイオニアとして長年の知識と経験を生かし、皆様の設計現場で本当に役に立つ実務的な技術サービスを提供します。

  1. ESLトレーニング
    • SystemC入門コース
    • TLM入門コース
    • TLM実践コース
    • TLM発展コース
    • SystemC動作合成 入門コース
    • SystemC動作合成 エキスパートコース
  2. SystemC設計、モデリング、コンサルティングサービス
    • 動作合成
    • 仮想環境開発
    • 仮想CPU
    • バスモデル
    • 周辺IPモデル
    • 設計フローの構築(アルゴリズムCソースのハードウェア化フロー)
  3. ILINXトレーニングコース

hdlab_g

  ページTOPへ
 
  ASTC株式会社
 
  SystemC ソリューション紹介
 

ASTCとVLAB WorksはSystemCの技術を活用し、自動車、輸送、モバイルで、マルチメディアおよび組み込みソフトのための設計サービスとソリューションを提供するプライベートカンパニーです。

1 VLAB:SW開発とHWプロトタイピングのための統合されたESL設計及び検証環境
2 Genesis:VLABに統合されたSystemCモデリング環境
3 ESLサービス:仮想プラットフォーム設計、シミュレーションモデル設計などの受託サービス

astc_g

  ページTOPへ
 
  カリプト・デザイン・システムズ株式会社
 
  SystemC ソリューション紹介
 

カリプト・デザイン・システムズ社は、業界最高水準の高位合成、パワー解析・最適化、機能検証の技術を持ち、ESLからのハードウェア設計とパワー最適化で業界をリードします。

Catapultは、業界標準のANSI C++およびSystemCからの高位合成を行ない、等価性の証明されたローパワーRTLをASIC、FPGA向けに短期間に開発することができます。

PowerProは、パワー解析からマニュアル最適化、自動最適化にまで対応したRTLパワースイートです。シーケンシャル・クロック・ゲーティングとメモリ・ゲーティングを用いた最適化では、最大60%のパワーを削減します。

SLECは、ESLフォーマル検証ツールで、C++やSystemCからRTLまでのESLフローを広くカバーします。SLECは、CatapultやPowerProと統合されており、プッシュボタンで利用することができます。

SystemC Japan 2015では、レセプション会場にて、最新のCatapultフローを中心に展示を行ないます。皆様のお越しをお待ちしております。

calypto_g

  ページTOPへ
 
  東芝情報システム株式会社
 
  SystemC ソリューション紹介
 

東芝情報システムは、2002年からSystemCを用いた高位設計技術の取り組みを開始しました。

SystemCは抽象度が高く幅広い分野で使われる言語ですが、活用するには多くのノウハウが必要です。これまで弊社は、お客様の様々なニーズに応じてハードウェア性能見積もりの為のモデリング設計・検証、ファームウ
ェア検証の為のVirtual Platformの環境構築、そしてハードウェア化の為の高位合成・最適化など、多くの実績を積み重ねてきました。

現在では東芝グループはもちろん、東芝グループ以外のお客様からも数多くの開発依頼をいただいており、請負開発、オンサイト開発など、お客様のご要望に応じた開発方法をご提案させていただいています。

また、進化するお客様のニーズに応える為、新しいソリューションの提案や、次世代の設計技術への取り組みにも力を入れています。本セミナーでは、その取り組みの一端をお客様にご紹介させていただきます。

toshiba_g

弊社は総合設計会社である特長を活かし、ソフトウェアやファームウエア、
更にはボード開発、LSI開発(試作・量産)など、ソフトからハードま
で、幅広い分野でのソリューションを提供していきます。

  ページTOPへ
 
  日本電気株式会社
 
  SystemC ソリューション紹介
 

CyberWorkBench(CWB)は、動作合成、静的・動的検証からなる統合ESL設計環境です。CWBはNEC内で数千億円のLSI設計に適用され、2001年以来、数十社以上のお客様の実製品に適用されています。

動作合成は、ANSI-C/SystemC入力対応。精緻なタイミング制御を重視した制御系から、複雑なアルゴリズムをハード化するデータパス系まで、様々な回路を合成可能です。また、アーキテクチャ自動探索機能,複雑な制御が混在したループの自動パイプライン化、通信プロトコルとアルゴリズム記述の融合、クロックを意識した設計、RTL部品との接続、大規模階層設計支援、Cソース暗号化機能、バスI/F自動生成等多彩な機能を有しています。そして、音声/画像等の高速リアルタイム処理から認識・認証、モーター制御、HFTに代表される低遅延処理まで、様々な設計領域に適用可能です。

動的検証として、動作/サイクル精度レベルのシミュレーションモデルを生成し、RTLに比べ数十倍~数百倍高速な検証を可能とし、合成前のSystemC若しくは合成後のSystemC(サイクル精度)を実行しながら効率良くデバッグするための「ソースコードデバッガ」を用いることで、C言語で設計したハードウェアもソフトウェアと同じ感覚でデバッグすることが可能になります。

nec_g

  ページTOPへ
 
  株式会社プライムゲート
 
  SystemC ソリューション紹介
 

プライムゲートは、映像・通信・制御等の幅広い分野でのお客様の様々なニーズにお応えできる豊富な開発経験と技術力を持っています。

デジタル回路のフロントエンド設計では HDLでの受託開発の他に C/C++/SystemCによる開発も行っており、動作合成用のモデル設計(画像処理用ASIC)や検証モデル設計など、数々の実績がございます。今回、高位設計支援サービス(コンサルティング/モデリング/検証)や動作合成を活用した算術演算回路のプロトタイプ作成の事例をご紹介します。

<製品名>

  1. 高位設計支援サービス(コンサルティング/モデリング/検証)紹介
  2. 動作合成を活用した算術演算回路のプロトタイプ作成の事例紹介

primegate_g

  ページTOPへ
   
 
   
  TOP | セミナー内容 | 出展社紹介 | お申し込み 
Copyright SystemC Japan 2015