主催者
accellera
メインスポンサー

Cadence_Logo

Magillem_Logo

onespin_logo

協賛

Aldec_Logo

ASTC_Logo

Toshiba_Logo

NEC_Logo

Primegate_Logo

 

SystemC Japan 2016 セミナー内容

セミナー資料をWebにて公開!
6/16~9/30まで、お申込み頂いた方を対象にセミナー資料をWebにて公開いたします。
ダウンロード用URL、ID、パスワードは6/16にメールでご案内させて頂きます。
 
時間
タイトル
 

  9:30 – 10:00

受付

  10:00 – 10:20
    Accellera Systems Initiative Update
 

<講演者>
Stan Krolikoski
Secretary, Accellera Systems Initiative
Distinguished Engineer, Cadence Design Systems, Inc.

  10:2011:10
基調講演
  SystemCの将来像 (黎明期から未来へ、期待を込めて)

<講演者>
株式会社ソシオネクスト
SoC設計統括部
統括部長代理
長谷川 隆

SystemC言語の標準化と普及の歴史、および今後のあるべき将来像について述べる。
またソシオネクストにおける適用事例も紹介する。

  11:2011:40
    SystemC-HLSを活用したIP開発
 

<講演者>
東芝情報システム株式会社
LSIソリューション事業部
ソリューション第一部
竹花 紳吾

弊社ではSystemC-HLS(High Level Synthesis:高位合成)技術を用いたIP開発を行っています。HLS IPはプラットフォームやプロセスに依存せず、目的の性能に合わせて柔軟にフィットさせることができます。今回はSWの高速化のためにFPGAによるプロトタイピングを行いました。SystemC HLSの利点を生かした効率的な開発手法をご紹介します。

  11:40 – 12:30 昼食休憩
 

12:3012:50

    Magillem X-Spec ツールを使い、様々な分野に仮想プロトタイプを適用
 

<講演者>
Magillem社
調整中

IP-XACTベースのEDAツールを主導的に提供しているマジレム社は、SystemCとSystemC-AMSベースのマルチ・ドメイン仮想プロトタイプ(MDVP)をサポートするX-Spec EDAツールスイートの拡張版を今回ご紹介します。これは、仕様書に対して次のような機能の実行が簡単操作で可能となります:生成、統合、認証、コンフィグ、再利用、バージョン管理そしてマルチドメイン仮想プロトタイプの共有などです。

12:5013:30
    アナログ、ミックスド・シグナルとHWとアプリケーションSWを合体したマルチドメイン仮想プロトタイピング(MDVP)
 

<講演者>
ST Microelectronics社
調整中

IoT対応の新しいアプリケーションにおいて、異なるドメイン(光学系、メカ系、音響系とバイオ系)環境との密なやり取りが必須です。 ST Micro社X-SpecRを使い、IoTアプリケーションのモーション検知システムのMDVPを短期間に構築し実行しました。これは組み込みSW、HW、マルチ・フィジクス・アナログのサブシステムとその実環境間のやり取りの記述をキャプチャーします。

  13:40 – 14:00
    360Design Verification(DV)SystemC/C++製品によるSystemCおよびC++の検証に対するフォーマル検証の適用
 

<講演者>
日本ワンスピン・ソリューションズ株式会社
調整中

360Design Verification(DV)SystemC/C++製品は、高い抽象度のSystemCとC++コンポーネントに対する形式検証ツールです。自動化された検証は固定小数点演算やレース状態解析を含んだアルゴリズムに有効活用が可能です。SystemVerilogやCを用いたアサーションベースの形式検証にも対応しています。HDL形式検証では対応が困難な様々な問題点を明らかにし、適用技術の概要を説明します。

 

14:0014:40

    高抽象度SystemC開発におけるHLS-RTLの品質向上
 

<講演者>
京セラドキュメントソリューションズ株式会社
ソフト開発本部 ソフトウェア1統括技術部
第12技術部 SD18課
金丸 和寛

SystemCで設計した回路の品質に対してどのように考え、どのような取り組みをし ていますか?

SystemC設計は、RTL設計より少ない工数でASIC開発を実現することが出来ます。 しかし、RTL設計と同じレベルの設計品質を保証したいのであれば、高位合成ツール で自動生成されたHLS-RTLでのダイナミック検証、スタティック検証を怠ることはで きません。スタティック検証結果の確認作業などでは、設計者が完全に把握できない RTL回路とひたすら”にらめっこ”する必要があり、SystemC設計での工数削減効果 が大幅に減ってしまいます。

この課題は、抽象度の低いSystemC記述をすることで解決できますが、それでは SystemC設計のメリットが台無しです。本講演では、抽象度の高いSystemC記述で HLS-RTLの設計品質を向上させ、検証工数を削減できた事例を紹介します。

  14:4015:00 休憩
  15:0015:20
    仮想検証環境の構築と課題
 

<講演者>
株式会社インターバディ
代表
本垰 秀昭

ソフトウェアの早期デバッグを実現する仮想検証ですが、その効果はそれだけではありません。 ソフト改版時のレグレッションテスト、ISO26262対応のための故障注入、科学的な検証でも 威力を発揮します。 マイコン周辺モジュールのSystemCモデル(SyDAPmodel)を開発し、仮想検証環境に組み込んで 実行環境を構築した経験から、構築の手順や要点についてご紹介します。 また、今後の課題や方向性についてもご説明します。

15:20 – 16:00
    動き検出アルゴリズム設計でみるRICOH式 設計フロー「カイゼン」活動
 

<講演者>
株式会社リコー
リコーICT研究所 フォトニクス研究センター 第3開発室
スペシャリスト
小守 匠

近年、Computer Visionなど複雑な画像処理アルゴリズムのH/Wによる高速化要望が多い。本講演では、動き検出アルゴリズムの高位合成試行を通じ、その設計勘所や設計手法を紹介する。

また、ASIC同等規模のFPGAデバイスの出現によりプロトタイプの他、製品開発にも利用され、H/WのみならずS/W設計者の注目も高まっている。利用用途拡大を含めさらなる効率化を目指し、設計フロー「カイゼン」活動も併せて紹介する。

  16:10 – 16:30
    SystemCベース設計プラットフォームStratus-HLSのご紹介と適用状況
 

<講演者>
日本ケイデンス・デザイン・システムズ社
テクノロジーセールスリード システム&ベリフィケーション
ディレクター
後藤 謙治

昨年新たな高位合成ツールとしてリリースされた『Stratus High-Level Synthesis』は、従来製品を超える機能性や合成品質、また他のCadence製品と一貫したソリューションをご提供する新たなSystemCベース設計のプラットフォームです。本講演ではStratusの開発状況や適用実績などをご紹介します。

16:3017:10
特別講演
  設計にSystemCの果たした役割 ~回路設計の未来への提言~

<講演者>
株式会社エッチ・ディー・ラボ
代表取締役社長
長谷川 裕恭

TBD

 
   
 

17:30 – 19:30

レセプション・パーティ (3F ヘンリーハウス)

   
 
   
  TOP | セミナー内容 | 出展社紹介 | お申し込み 
Copyright SystemC Japan 2016