主催者
accellera
メインスポンサー

Cadence_Logo

Magillem_Logo

onespin_logo

協賛

Aldec_Logo

ASTC_Logo

Toshiba_Logo

NEC_Logo

Primegate_Logo

 

出展社紹介

   
 
日本ケイデンス・デザイン・システムズ社 Magillem社
日本ワンスピン・ソリューションズ株式会社 アルデック・ジャパン株式会社
ASTC株式会社 東芝情報システム株式会社
日本電気株式会社 株式会社プライムゲート
株式会社インターバディ    
   
 
  日本ケイデンス・デザイン・システムズ社
 
  展示内容
 

ケイデンスは、昨年リリースしたSystemC設計向けの新たなデジタル設計実装ツール『Stratus™ High-Level Synthesis(HLS)』高位合成プラットフォームをベースとした設計ソリューションを提供しています。

従来から提供している高位合成機能に加え、設計をさらに加速させる多くの機能が追加され、他のケイデンス製品(Cadence® Incisive® Family, Palladium® XP Series及びEncounter® Family)と統合したトータルソリューションにより、設計・検証品質の向上、消費電力見積り・削減、物理設計考慮など、設計者は高位抽象レベルのSystemC動作記述からASIC並びにFPGAへ実装可能なRegister Transfer Level(RTL)の高品質な設計実装を早期に実現することが可能になります。

本デモブースでは、Stratus HLSについての技術紹介並びに、実際に製品版を使用したSystemC高位合成のデモンストレーションをご覧頂けます。

cadence

  ページTOPへ
 
  Magillem社
 
  展示内容
 

Magillem X-Spec (MXS): 様々な分野適用可能な仮想プロトタイピング

  • オープン標準技術((IP-XACT, SystemC-TLM とSystemC-AMS)ベースのMXSによって、モデルのインポート、ヘテロジニアスI/Fを持つ部品の組み込み、コンフィグ・パラメータの管理、システム機能検証のためのSWテストベンチ生成、高速シミュレーションでのSWスタック実行そしてシステム全体の振る舞い解析などが可能となります。

Magillem Link Tracer (MLT):様々なレベルでの段階的なトレーサビリティ

  • システム設計と検証(仕様書、モデリング、実装、シミュレーション、認証)の関係箇所とドキュメント間の管理とコントロール
  • 社内チーム間の協調作業効率の改善
  • 設計済みシステムのパフォーマンスと特性を改善
  • 繰り返し修正における検証と認証作業の削減

magillem

  ページTOPへ
 
  日本ワンスピン・ソリューションズ株式会社
 
  展示内容
 

形式検証ツール:360Design Verification(DV) C++/SystemC対応製品

  • フォーマル・プラットフォーム上で自動及びアサーションベースの検証を実現
  • SystemVerilogやCを用いたアサーションベースの形式検証にも対応
  • 自動化された検証により固定小数点演算やレース状態分析を含んだアルゴリズムに有効

形式検証ツール:360Design Verification(DV) Verilog/VHDL対応製品

  • RTL設計の解析と検証を従来の1/10までの少ない工数でカバー
  • アサーション定義にSystem Verilog Assertion, TIDAL を採用。Verilog RTL, VHDL RTL設計どちらにも適用
  • 新しい4ステートフォーマル解析および検証機能により、Xに関連した設計エラーおよびRTLとネットリストのミスマッチがないことを保証
  • 360 DV Certify: Gap-Free Verificationにより100%カバーのギャップのない信頼性を達成
  • Quantify 技術により“Mutation” や “Cone-of-Influence”よりも正確な観測性カバレッジをサポート

等価検証ツール:360 Equivalence Checking(EC)

  • FPGA用、ASIC用どちらにも対応
  • RTL<->Gate, RTL<->RTL, Gate <-> Gate, Verilolg, VHDL, EDIFどちらも検証可能
  • FPGA対応版ではシーケンシャル・タイミング機能により合成後のFFのマピングが最適化された設計データに対しても効果的な等価検証
  • 効果的な階層検証方式により大規模FPGAの設計に対しても検証可能
  ページTOPへ
 
  アルデック・ジャパン株式会社
 
  展示内容
 

アルデックが提供するシミュレータActive-HDLおよびRiviera-PROはSystemVerilog/Verilog/VHDLおよびSystemCをサポートしています。さらにどちらのシミュレータもこれらの言語をシームレスに統合してシミュレーションが可能です。IEEEで規格化されたインタフェースを用いることで、

  • HDLモデルをハイレベルのC言語テストベンチでシミュレーション
  • CモデルをHDLデザイン内にインスタンス
  • TLMによるESL検証

などの検証手法が使用可能です。
HES-DVM環境および高速トランザクタで、SystemC(TLMモジュール)とHES-7 SoC/ASICプロトタイプソリューションを容易に接続でき、高速な協調検証環境を実現することも可能となります。

アルデックの展示ブースでは、HES-7/HES-DVM環境のご紹介以外にも、SystemCトランザクタウイザードでSystemCとHDLのインタフェース生成が容易に構築可能なActive-HDL、SystemCに加えてSystemVerilogのUVM等を使用した高速システム・レベル検証環境をサポートするRiviera-PROなどもご紹介いたします。

aldec

  ページTOPへ
 
  ASTC株式会社
 
  展示内容
 

VLAB2.0
SW開発とHWプロトタイピングのための統合されたESL設計及び検証環境を大幅にバージョンアップ!
SystemC2.3及びTLM2.0準拠の超高速シミュレータ、仮想プラットフォーム開発ツール、シミュレーション結果を検証解析するツールで構成されます。同時に提供するモデルは、周辺IPモデル、高速なCPUモデルなど。これらのモデルで、車載ECUやモバイル機器等のシステムレベルのプラットフォームを構築できます。

GENESIS 6:
SystemC2.3及びTLM2.0準拠したIPブロックおよびサブシステムのモデルを作成するための統合フレームワークであるGENESIS6は、VLAB2.0に完全に統合されました。さらに、Processor Modelling Studioを用いることにより、オリジナルコア向けFast ISS作成環境へ強化できます。また、可用性を高めるIP-XACTなどのIP構造記述言語を取り扱うことができます。

業界一のコストパフォーマンスと完全なESL設計ソリューションを提供します。

  ページTOPへ
 
  東芝情報システム株式会社
 
  展示内容
 

東芝情報システムは、2002年からSystemCを用いた高位設計技術の取り組 みを開始しました。

SystemCは抽象度が高く幅広い分野で使われる言語ですが、活用するには 多くのノウハウが必要です。これまで弊社は、お客様の様々なニーズに応 じてハードウェア性能見積もりの為のモデリング設計・検証、ファームウ ェア検証の為のVirtual Platformの環境構築、そしてハードウェア化の為 の高位合成・最適化など、多くの実績を積み重ねてきました。

現在では東芝グループはもちろん、東芝グループ以外のお客様からも数 多くの開発依頼をいただいており、請負開発、オンサイト開発など、 お客様のご要望に応じた開発方法をご提案させていただいています。 また弊社は世界的なツールベンダのMagillem社と提携し、IP-XACTのツー ル普及に貢献するだけでなく、お客様のニーズに合わせた技術サポートや 開発の支援も行っています。

東芝情報システムは総合設計会社である特長を活かし、ソフトウェアやファ ームウエア、更にはボード開発、LSI開発(試作・量産)など、ソフトか らハードまで、幅広い分野でのソリューションを提供してまいります。

toshiba

  ページTOPへ
 
  日本電気株式会社
 
  展示内容
 

CyberWorkBench(CWB)は、動作合成、静的・動的検証からなる統合ESL設計環境です。 CWBはNEC内で数千億円のLSI設計に適用され、2001年以来、数十社以上のお客様の 実製品に適用されています。

動作合成は、ANSI-C/SystemC入力対応、精緻なタイミング制御を重視した制御系から、 複雑なアルゴリズムをハード化するデータパス系まで、様々な回路を合成可能です。

また、アーキテクチャ自動探索機能、複雑な制御が混在したループの自動パイプライン化、 通信プロトコルとアルゴリズム記述の融合、クロックを意識した設計、RTL部品との接続、 大規模階層設計支援、Cソース暗号化機能、バスI/F自動生成等多彩な機能を有しています。 そして、音声/画像等の高速リアルタイム処理から認識・認証、モーター制御、HFTに代表される 低遅延処理まで、様々な設計領域に適用可能です。

動的検証として、動作/サイクル精度レベルのシミュレーションモデルを生成し、RTLに比べ 数十倍~数百倍高速な検証を可能とし、合成前のSystemC若しくは合成後のSystemC(サイクル精度)を 実行しながら効率良くデバッグするための「ソースコードデバッガ」を用いることで、C言語で設計した ハードウェアもソフトウェアと同じ感覚でデバッグすることが可能になります。

nec

  ページTOPへ
 
  株式会社プライムゲート
 
  展示内容
 

プライムゲートは、昨年おかげ様で創業20周年を迎えることができました。映像・通信・制御等、幅広い分野での開発実績と経験がございます。経験豊富なエンジニアによる確かな技術力でお客様の多様なニーズにお応えいたします。

デジタル回路のフロントエンド設計では HDLでの受託開発の他に C/C++/SystemCによる開発も行っており、動作合成用のモデル設計(画像処理用ASIC)や検証モデル設計など、数々の実績がございます。
今回は高位設計支援サービス(コンサルティング/モデリング/検証)や動作合成を活用した算術演算回路のプロトタイプ作成の事例をご紹介させていただきます。

primegate

  ページTOPへ
 
  株式会社インターバディ
 
  展示内容
 

(株)インターバディは、組込向けソリューション提供を行います。
今回は、弊社の仮想検証向け周辺モジュールSystemCモデル(SyDAPmodel)をご紹介します。また、仮想検証環境構築の手順や要点についてもご紹介します。

ソフトウェアの早期デバッグを実現する仮想検証ですが、その効果はそれだけではありません。ソフト改版時のレグレッションテスト、ISO26262対応のための故障注入、科学的な検証でも威力を発揮します。一方で仮想検証環境においては、マイコンコアモデルはシミュレータ/半導体ベンダー等により用意されていますが、周辺モジュールまでは、整備されていないのが実情ではないでしょうか?

そこでインターバディでは、仮想検証向け周辺モジュールSystemC(TLM2.0準拠)モデルの整備を行い、既に実ユーザの仮想検証においてご利用頂いております。

機能モジュール毎に独立したモデル群を用意し、それらを結線するI/F分を公開することにより柔軟性と拡張性に富んだ環境を構築することができます。詳細は info@interbuddy.co.jpまでお気軽にお問い合わせ下さい。

interbuddy

  ページTOPへ
   
 
   
  TOP | セミナー内容 | 出展社紹介 | お申し込み 
Copyright SystemC Japan 2016