時間

タイトル

09:30 – 10:00

受付

＜講演者＞
OSCI Treasurer, P1666 Chair & Cadence Group Director
Stan Krolikoski

＜講演者＞
JEITA SystemC Working Group　

「JEITA SystemC Working Groupでは、日本におけるSystemCの標準化活動とその普及を目指して活動しています。 本WGにおける今までの活動内容・成果の紹介と、IEEE P1666 Working Groupで 行われているSystemC LRMの改訂に関する活動を紹介します。」

＜講演者＞
株式会社リコー
電子デバイスカンパニー　画像LSI開発センター　設計技術室
シニアスペシャリスト
塚本　泰隆

「徐々に広まりつつある動作合成。また、バーチャル・プラットフォームを 用いたいソフトウェアの早期開発も積極的に採用されつつあります。しかし ながら動作合成モデルとバーチャル・プラットフォーム・モデルの 重複開発という無駄な構造が依然として存在しているのも事実です。 今回の講演ではこの重複開発を回避すべく、動作合成モデルとバーチャルプラット フォームモデルを共通化するモデリング手法(TLM2.0ベース)について 提案します。」

＜講演者＞
日本シノプシス合同会社　
FCAEグループマネージャ
内田　憲法

「シノプシスはトランザクション・レベル・モデルの効率的なアセンブリと 解析・検証を可能にするSystemCをベースとした、Innovator をリリースして参りました。そしてこの度 旧CoWare製品、旧VaST製品を加えることによって、業界で最も広範囲な仮想プラットフォーム環境を提供しています。本講演ではシノプシスが提供している仮想化ソリューションの概要を紹介します。」

11:50 – 12:40

昼食休憩

＜講演者＞
ルネサス エレクトロニクス株式会社
技術開発本部　プラットフォームインテグレーション統括部
ＦＥ設計技術開発部
主任技師
野中　義弘

「ルネサスエレクトロニクスでは、高位設計にSystemCを利用した環境を構築・適用しています。本発表では、当社の高位設計環境について説明し、その中で使用している動作合成と高位等価検証について、適用事例と得られた結果を紹介します。最後に、動作合成と高位等価検証への期待と要望を述べます。」

＜講演者＞
日本ケイデンス・デザイン・システムズ社
マーケティング本部 ディレクター
後藤　謙治

「高機能なLSIと複雑なソフトウェアから構成されるシステムの設計・検証は、品質を確保しながら工数を増大させないという困難な目標を達成しなくてはなりません。そのためには、LSI開発におけるTLMへの抽象度の向上が必須ですが、更にTLMにおける設計と検証のリンクおよびTLM設計フローと下流工程とのリンクが必要です。ここではこれらのリンクを実現した、ケイデンスのTLM設計・検証ソリューションを紹介します。」

＜講演者＞
富士通アドバンストテクノロジ株式会社
回路技術開発センター　ＬＳＩ開発グループ　
中山典保

高位合成ツールをASIC開発に適用するためには、合成の性能だけでなく、Clock Gating挿入、ECO対応、合成前後の形式検証などが必須機能になると考えています。今回はケイデンスツールをASIC開発に適用する場合の特徴・課題等についてご紹介します

＜講演者＞
日本システムウエア株式会社
プロダクトソリューション事業本部　 　　デバイスソリューション事業部　SOCデザイン部
マネージャー　
齊藤勇吉

日本システムウエア株式会社（NSW）は半導体回路設計サービスをフロントエンドからバックエンドの範囲にわたり提供しています。最近のLSIはプロセッサー（弊社においてはARMコアが多数）とワイヤードロジックで機能協調する事が一般化されていますが、システム検討段階ではダイナミックなパフォーマンス予測手段は提供されていませんでした。今回の事例ではCoFluent Studioで追加されたアルゴリズムプロファイル機能を使い、検証済みのアルゴリズムC言語ソースコードを元にC言語関数を組み込んだTBMで、CPU負荷の高い関数の抽出という実動作のプロファイリング計測をシステム検討段階で行うことが出来ました。負荷分散形態による実装上のパフォーマンス予測は、作成した実動作TBMをPM上へマッピングして計測可能となり、最終の実装形態の検討を行うことが出来ました。講演ではアルゴリズムソースからのTBM作成とCソースコードの組み込み対応、関数使用率の計測方法、負荷分散後の性能計測法について紹介いたします。

15:05 – 15:25

休憩

＜講演者＞
メンター・グラフィックス・ジャパン株式会社
Design Creation and Synthesis Division
Business Development Manager
牧野 潔

「メンター・グラフィックスは、Vistaを用いたSystemCによるアーキテクチャ・レベルの設計/検証およびプロトタイピングからCatapult C SynthesisによるHW高位合成まで、業界をリードする最先端のESL設計フローを提供しています。ESL設計メソドロジを用いることにより、設計者は従来のＲＴＬ設計フローで生じるさまざまな不具合から開放され、飛躍的に生産性を高めることができます。本セッションではこれらのツールによる高抽象度設計/検証フローを解説いたし
ます。」

＜講演者＞
株式会社プライムゲート
代表取締役社長
梅田　芳直

「C/C++とSystemCの併用、TLM2.0検証、SystemVerilog検証およびIP利用を主軸として、設計支援支援システムを開発して生産性を従来の２から７５倍に向上する研究結果を実現。今後は製品化サイクルを３ヶ月として実証していきます。」

＜講演者＞
フォルテ・デザイン・システムズ株式会社
シニアアプリケーション　エンジニア
桜井　至

「動作合成をデータパス設計に適用するのは一般的になってきました。 しかし、TLMレベルで検証したシステムを動作合成を用いてどのように実現化するかに悩まれているケースが見受かられます。本講演では、モジュラインターフェイス、インターフェイスジェネレータ、プロトコルIP、制御回路のサポート等による、CynthesizerによるTLMレベルからRTLへの具体化手法について、実例を含めながら紹介致します。」

＜講演者＞
ソニー株式会社
CPDG半導体事業本部設計基盤技術部門システムデザインソリューション部
主任技師
蛯原 均

ソニー株式会社
半導体事業本部 設計基盤技術部門
統括課長
旦木　秀和

「SystemCは大規模LSIのシステム動作のモデル化に役立つ汎用性の高い言語です。ソニーで実績を挙げている、動かせる仕様書としての「SystemCリファレンス技術」とその仕様から超短期間でRTLに実装する「動作合成フロー」について紹介します。」

17:50 – 19:30

レセプション・パーティ　（3F ヘンリーハウス）